Это позволяет уменьшить стоимость подложек,

сильного легирования в основе плавника для предотвращения утечки в подложку через пробой в выключенном состоянии

Это позволяет уменьшить стоимость подложек, что особенно важно для чувствительных к цене применений, таких как динамическая память (DRAM). Использование обычной подложки имеет дополнительные выгоды, такие как улучшенный теплоотвод и обеспечение слабого контакта. Заметим, что должны быть сформированы плавники с более высоким соотношением размеров, если в обычной подложке используется STI-изоляция. Посредством выборочной регулировки глубины канавок при технологии STI, эффективная ширина канала может быть может быть тонко отрегулирована при минимальном воздействии на область расположения устройства. Фактически, эта особенность позволяет изготавливать плавниковые ПТ совместно с обычными ПТ, например, для встроенной finFET памяти. Это еще одно преимущество FinFET технологии на обычной подложке перед технологией FinFET на КНИ подложке.

Хотя FinFET технология изначально предлагалась для применений в логических элементах, ее более совершенная электростатическая точность делает ее особо привлекательной для применения в ЗУ, у которых более строгие ограничения утечки и строгие требования к варьируемости параметров. Также она может обеспечить более маленькие размеры ячейки, так как ячейки памяти обычно используют транзисторы с минимальной шириной. Проблема утечки тока в транзисторах и изменчивости параметров от устройства к устройству представляет серьезные сложности для масштабирования обычной статической памяти (SRAM), особенно при технологии менее 45нм. Эти проблемы могут быть ослаблены использованием плавниковых транзисторов вместо обычных в ячейках памяти. Подобным образом FinFET устройства могут быть полезны для применения в динамической памяти (DRAM). Планируется использовать их в DRAM при технологиях менее 50нм. Энергонезависимая память на основе FinFETSONOS (siliconoxidenitrodeoxidesilicon) имеет отличную сохранность данных и приемлемые характеристики износостойкости и была продемонстрирована с мультиуровневым хранением при 20-нанометровой длине затвора. Ячейки флэш-памяти MuGFETSONOS с длинами затвора до 20нм и мультиуровневым хранением также были продемонстрированы. Таким образом, производство FinFET ячеек вероятно может быть использовано для масштабировании технологии производства флэш-памяти до суб-30 нанометровых технологий производства флэш-памяти. Заметим, что из-за эффективной толщины структуры затвор-диэлектрик (оксид-нитрооксид) получаются относительно большими (-10нм). Ширина плавника в FinFETSONOS памяти должна быть еще меньше, чем в логических FinFET-устройствах, как правило, для адекватного сдерживания утечек тока.

 

 

 

Ссылка на основную публикацию
Adblock detector