Классификация интегральных схем

·     Экономические предпосылки применения ПЛИС.

·     Классификация интегральных схем.

·     МаршрутыпроектированияцифровыхИС: Gate array design, Standard cell based design, Full Custom Design, PLD, БМК.

·     Область применения ПЛИС. Основные обозначения и термины: ASIC, PLD, CPLD, FPGA, PLA, PLA.

 

Лекция 2.

·     Основные характеристики ПЛИС типа FPGA и CPLDсемейства фирмы Xilinx. Производительность стандартных функций. Структура архитектуры ПЛИС.  Структура блока БВВ,  поддерживаемые стандарты ввода-вывода. Структура конфигурируемых блоков. Трассировочные ресурсы. Глобальные цепи синхронизации. Дополнительные возможности.

 

Лекция 3.

·      Состав и характеристики библиотек стандартных блоков ввода-вывода.

 

Лекция 4.

·      Состав и характеристики библиотек стандартных логических ячеек, блоков ввода-вывода. Синтезаторы блоков ЗУ.

 

Лекция 5.

·      Эффект ESD. Модели и режимы измерения. Способы и средства защиты.

 

 

Лекция 6-8.

·        Схемотехническое и топологическое проектирование цифровых логических элементов и блоков ввода-вывода.

 

Лекция 9-14.

·        Основы Verilog. Описание и характеризация библиотечных ячеек.

 

Лекция 15

·        Синтез netlist. Этапы, проблемы и пути их решения.

 

Лекция 16

·        Маршрут проектирования цифровых интегральных схем на основе библиотечных элементов. Этапы. Документация и форматы файлов.

 

Ссылка на основную публикацию
Adblock detector