Ограничения PCI Архитектуры

Максимальная частота, достижимая с PCIархитектурой, — 66 MHz. Это результат метода статического такта (staticclockmethod) управления и захвата сигналов, и поэтому используется сигнализация отраженных волн.

Эффективность PCIшины порядка 50% или 60%. Некоторые из факторов, которые вносят вклад в уменьшение эффективности, — обсуждаются ниже.

Характеристики PCIпозволяют мастеру и исполнителю установить режим ожидания в течение фазы передачи данных цикла шины. Медленные устройства будут продлевать режим ожидания, что уменьшает эффективность цикла.

Цикл PCI шины не определяет размер передачи. Это делает управление буфером со стороны мастера и исполнителя неэффективным.

Задержанные транзакции на PCIуправляются неэффективно. Если мастер для повтора ждет слишком долго, время ожидания для завершения передачи данных возрастает. Аналогично, если исполнитель прекращает транзакцию, мастер должен предположить, когда возобновить цикл шины позже.

Все мастера PCIшины имеют доступ к памяти системы, в результате snoop (snoop – дословно — «тот, кто подглядывает, шпион») имеет доступ к кэшу ЦПУ. Таким образом, увеличивается режим ожидания в то время, как мастер PCIшины имеет доступ к системной памяти. Северный мост или МCHдолжны допустить, что адресное пространство всей системной памяти кэшируемо также, хотя этого может и не быть.Цикл PCIшины не обеспечивает механизм, посредством которого обнаруживается доступ к неКЭШируемойму адресному пространству памяти.

PCIархитектура соблюдает строгие правила, как оговорено в спецификации. Даже если PCIприложения не требуют соблюдения этих строгих правил, циклы PCIшины не обеспечивают механизм, чтобы позволить ослабление этих правил. Соблюдение ослабленных правил позволяет циклам шины (особенно тем, что пересекают мост) завершиться с уменьшенной задержкой.

Архитектура обработки прерываний PCIнеэффективна, потому что множественные устройства совместно используют сигнал прерывания PCI. Задержка дополнительного программного обеспечения происходит, пока программное обеспечение обнаруживает, какое устройство или устройства, которые совместно используют сигнал прерывания, действительно произвели прерывание.

Входной сигнал задержки NMIпроцессора утверждается, когда обнаруживается ошибка четности или системная ошибка PCI. В конце концов, система завершает работу, когда обнаруживается ошибка. Это суровый отклик. Более подходящим откликом может быть при обнаружении ошибки возвращение к исходному состоянию. PCIне требует возможности отклика на ошибку и также поддерживает обширное множество регистров для документирования различных обнаруженных ошибок.

Эти ограничения решены в следующем поколении архитектур шин, названных PCIXи PCIExpress.

Ссылка на основную публикацию
Adblock detector